포스텍, 부품 수 줄이고 처리 속도 높인 차세대 반도체 소자 개발

스마트폰, 인공지능 기기, 웨어러블 장치처럼 전자기기가 점점 작아지고 고성능화되면서 반도체 회로 설계의 복잡성도 빠르게 커지고 있다. 더 작은 칩 안에 더 많은 기능을 담아야 하는 만큼 트랜지스터와 회로 구성 요소는 늘어날 수밖에 없다. 이 과정에서 전력 소모, 집적도, 공정 호환성은 차세대 반도체 기술의 핵심 과제로 꼽힌다.

포스텍 연구팀이 이러한 한계를 줄일 수 있는 새로운 반도체 소자 기술을 개발했다. 하나의 트랜지스터가 여러 회로 기능을 동시에 수행하도록 만든 기술로, 기존 회로에서 여러 소자가 나눠 맡던 기능을 단일 소자로 구현한 것이 특징이다. 연구팀은 이를 통해 트랜지스터 수를 75% 줄이고, 신호 처리 속도를 4배 높이는 성능을 실험적으로 확인했다.

포스텍은 이병훈 전자전기공학과·반도체공학과 교수와 전재현 전자전기공학과 박사 연구팀이 산화아연과 텔루륨을 결합한 이종접합 트랜지스터를 개발했다고 밝혔다. 이번 연구 성과는 국제학술지 ‘어드밴스드 펑셔널 머티리얼즈’에 지난 3월 14일 게재됐다.

이번 기술의 핵심은 산화아연과 텔루륨이라는 서로 다른 반도체 소재를 결합해 새로운 전류 특성을 만든 데 있다. 연구팀이 제작한 ‘ZnO-Te 이종접합 트랜지스터’는 전압이 증가해도 전류가 단순히 함께 증가하지 않는다. 특정 구간에서는 오히려 전류가 줄어드는 특성이 나타난다. 이 현상은 부성 미분 트랜스컨덕턴스라고 불리며, 일반적인 트랜지스터와 다른 방식의 신호 처리를 가능하게 한다.

특히 연구팀은 한 소자 안에서 이 현상이 두 차례 연속 발생하는 이중 부성 미분 트랜스컨덕턴스 구현에 성공했다. 이는 기존 회로에서 여러 개의 트랜지스터가 필요했던 기능을 하나의 소자로 처리할 수 있음을 보여준다. 단순한 소형화가 아니라 회로 설계 방식 자체를 바꿀 수 있는 가능성을 제시한 것이다.

반도체 산업에서 집적도 향상은 오랜 과제다. 칩 안에 더 많은 기능을 넣기 위해서는 회로를 작게 만들고, 더 많은 트랜지스터를 배치해야 한다. 그러나 회로가 복잡해질수록 전력 소모와 발열, 제조 공정 부담도 커진다. 이미 만들어진 칩 위에 새로운 기능을 더하려면 기존 구조를 손상시키지 않는 저온 후공정도 필요하다.

이번 연구에서 사용된 산화아연과 텔루륨은 200도 이하에서 얇고 균일한 박막으로 제작할 수 있다. 이는 400도 이하의 저온 후공정이 요구되는 BEOL 공정과 잘 맞는다. BEOL은 반도체 제조 과정에서 금속 배선을 연결하는 후반부 공정으로, 기존 소자를 보호하면서 추가 기능을 쌓아 올리는 데 중요한 단계다. 연구팀의 소자는 이러한 공정 조건에 적합해 3차원 적층 반도체 기술과도 연계 가능성이 있다.

연구팀은 두 소재가 겹치는 길이를 정밀하게 조절해 전류 흐름을 제어했다. 겹침 구간이 짧을 때는 전류 변화가 한 번만 나타나지만, 구간이 길어지면 가로 방향과 세로 방향 전류가 동시에 형성되며 두 개의 전류 피크가 발생했다. 하나의 전류 통로만 사용하던 기존 구조와 달리, 입체적인 전류 흐름을 활용해 더 복잡한 신호 처리가 가능해진 셈이다.

이 구조를 바탕으로 연구팀은 단일 소자를 이용한 주파수 4체배기를 구현했다. 주파수 체배기는 입력 신호의 주파수를 몇 배로 높이는 회로 기능이다. 기존에는 이 기능을 구현하기 위해 여러 개의 트랜지스터가 필요했지만, 이번 연구에서는 하나의 소자만으로 입력 신호를 네 배 주파수로 변환했다. 그 결과 회로 구성에 필요한 트랜지스터 수는 기존 대비 75% 줄었고, 한 주기 안에서 처리할 수 있는 데이터 속도는 4배 높아졌다.

이 기술은 다치 로직 회로에도 응용 가능성이 있다. 다치 로직은 0과 1만 사용하는 기존 이진 논리와 달리 여러 값을 한 번에 처리하는 방식이다. 회로가 같은 면적 안에서 더 많은 정보를 다룰 수 있기 때문에 초소형 인공지능 반도체나 고집적 연산 장치에 활용될 가능성이 있다. 특히 기기 내부 공간이 제한된 스마트폰, 웨어러블 기기, 엣지 AI 장치 등에서 소자 수를 줄이면서 기능을 높일 수 있다는 점이 주목된다.

이번 연구는 차세대 반도체 설계에서 소재, 구조, 회로 기능을 함께 조정한 사례라는 점에서도 의미가 있다. 기존에는 회로 수준에서 여러 소자를 조합해 복잡한 기능을 구현했다면, 이번 기술은 소자 하나의 물리적 특성을 활용해 회로 기능을 단순화했다. 이는 회로 면적 절감, 공정 단순화, 전력 효율 개선으로 이어질 수 있는 방향이다.

이병훈 교수는 복잡한 회로 기능을 단일 소자 수준에서 구현할 수 있음을 보여준 연구라고 설명했다. 또 초소형 AI 기기와 3차원 고집적 반도체 시스템 개발에 폭넓게 활용될 수 있을 것으로 기대했다.

반도체 시장은 앞으로도 고성능화와 소형화 요구가 동시에 커질 전망이다. 인공지능 연산, 데이터 처리, 모바일 기기 성능 향상을 위해서는 더 작은 공간에서 더 많은 기능을 처리하는 기술이 필요하다. 포스텍 연구팀의 이번 성과는 기존 회로의 부품 수를 줄이면서도 신호 처리 능력을 높일 수 있는 새로운 접근법으로 평가된다.

상용화까지는 대면적 공정 안정성, 반복 동작 신뢰성, 기존 반도체 생산라인과의 통합 가능성 등 추가 검증이 필요하다. 그러나 저온 공정이 가능하고 3차원 적층 구조와의 호환성이 기대된다는 점에서 차세대 반도체 소자 연구의 중요한 방향을 제시한 것으로 볼 수 있다.